systemverilog code
시스템버릴로그 코드
systemverilog design
시스템버릴로그 설계
systemverilog module
시스템버릴로그 모듈
systemverilog testbench
시스템버릴로그 테스트벤치
systemverilog verification
시스템버릴로그 검증
systemverilog interface
시스템버릴로그 인터페이스
systemverilog task
시스템버릴로그 태스크
systemverilog function
시스템버릴로그 함수
systemverilog package
시스템버릴로그 패키지
systemverilog constraint
시스템버릴로그 제약
the systemverilog syntax supports advanced data types.
SystemVerilog 문법은 고급 데이터 타입을 지원합니다.
i wrote a comprehensive systemverilog testbench for the design.
설계를 위한 포괄적인 SystemVerilog 테스트 벤치를 작성했습니다.
the systemverilog simulation ran successfully on the server.
SystemVerilog 시뮬레이션은 서버에서 성공적으로 실행되었습니다.
we instantiated the systemverilog module in the top-level design.
우리는 SystemVerilog 모듈을 최상위 수준 설계에 인스턴스화했습니다.
the systemverilog interface simplifies the communication between blocks.
SystemVerilog 인터페이스는 블록 간의 통신을 간소화합니다.
systemverilog assertions helped catch the timing violation.
SystemVerilog 어서션은 타이밍 위반을 감지하는 데 도움을 주었습니다.
the systemverilog class encapsulates the transaction logic.
SystemVerilog 클래스는 트랜잭션 논리를 캡슐화합니다.
systemverilog uvm provides a standard verification methodology.
SystemVerilog UVM은 표준 검증 방법론을 제공합니다.
the systemverilog dpi allows interaction with c functions.
SystemVerilog DPI는 C 함수와의 상호작용을 가능하게 합니다.
the synthesis tool supports systemverilog constructs.
합성 도구는 SystemVerilog 구조를 지원합니다.
systemverilog enum types improve code readability.
SystemVerilog 열거형 타입은 코드 가독성을 개선합니다.
the systemverilog always_ff block ensures proper flip-flop inference.
SystemVerilog always_ff 블록은 적절한 플립플롭 추론을 보장합니다.
systemverilog code
시스템버릴로그 코드
systemverilog design
시스템버릴로그 설계
systemverilog module
시스템버릴로그 모듈
systemverilog testbench
시스템버릴로그 테스트벤치
systemverilog verification
시스템버릴로그 검증
systemverilog interface
시스템버릴로그 인터페이스
systemverilog task
시스템버릴로그 태스크
systemverilog function
시스템버릴로그 함수
systemverilog package
시스템버릴로그 패키지
systemverilog constraint
시스템버릴로그 제약
the systemverilog syntax supports advanced data types.
SystemVerilog 문법은 고급 데이터 타입을 지원합니다.
i wrote a comprehensive systemverilog testbench for the design.
설계를 위한 포괄적인 SystemVerilog 테스트 벤치를 작성했습니다.
the systemverilog simulation ran successfully on the server.
SystemVerilog 시뮬레이션은 서버에서 성공적으로 실행되었습니다.
we instantiated the systemverilog module in the top-level design.
우리는 SystemVerilog 모듈을 최상위 수준 설계에 인스턴스화했습니다.
the systemverilog interface simplifies the communication between blocks.
SystemVerilog 인터페이스는 블록 간의 통신을 간소화합니다.
systemverilog assertions helped catch the timing violation.
SystemVerilog 어서션은 타이밍 위반을 감지하는 데 도움을 주었습니다.
the systemverilog class encapsulates the transaction logic.
SystemVerilog 클래스는 트랜잭션 논리를 캡슐화합니다.
systemverilog uvm provides a standard verification methodology.
SystemVerilog UVM은 표준 검증 방법론을 제공합니다.
the systemverilog dpi allows interaction with c functions.
SystemVerilog DPI는 C 함수와의 상호작용을 가능하게 합니다.
the synthesis tool supports systemverilog constructs.
합성 도구는 SystemVerilog 구조를 지원합니다.
systemverilog enum types improve code readability.
SystemVerilog 열거형 타입은 코드 가독성을 개선합니다.
the systemverilog always_ff block ensures proper flip-flop inference.
SystemVerilog always_ff 블록은 적절한 플립플롭 추론을 보장합니다.
자주 검색된 어휘를 탐색하세요
어휘를 더 효율적으로 학습하고 싶으신가요? DictoGo 앱을 다운로드하여 더 많은 어휘 암기 및 복습 기능을 경험해 보세요!
지금 DictoGo를 다운로드하세요