systemverilog

[US]/ˌsɪstəmˈvɜːrɪlɒɡ/
[UK]/ˌsɪstəmˈvɛrɪlɔːɡ/
Frequency: Very High

Translation

n. Uma linguagem unificada de descrição e verificação de hardware que estende o Verilog IEEE 1364.

Phrases & Collocations

systemverilog code

código SystemVerilog

systemverilog design

design SystemVerilog

systemverilog module

módulo SystemVerilog

systemverilog testbench

bench de teste SystemVerilog

systemverilog verification

verificação SystemVerilog

systemverilog interface

interface SystemVerilog

systemverilog task

tarefa SystemVerilog

systemverilog function

função SystemVerilog

systemverilog package

pacote SystemVerilog

systemverilog constraint

restrição SystemVerilog

Example Sentences

the systemverilog syntax supports advanced data types.

A sintaxe SystemVerilog suporta tipos de dados avançados.

i wrote a comprehensive systemverilog testbench for the design.

Eu escrevi um testbench abrangente em SystemVerilog para o design.

the systemverilog simulation ran successfully on the server.

A simulação em SystemVerilog executou-se com sucesso no servidor.

we instantiated the systemverilog module in the top-level design.

Nós instanciamos o módulo SystemVerilog no design de nível superior.

the systemverilog interface simplifies the communication between blocks.

A interface SystemVerilog simplifica a comunicação entre blocos.

systemverilog assertions helped catch the timing violation.

As afirmações SystemVerilog ajudaram a detectar a violação de temporização.

the systemverilog class encapsulates the transaction logic.

A classe SystemVerilog encapsula a lógica de transação.

systemverilog uvm provides a standard verification methodology.

O SystemVerilog UVM fornece uma metodologia padrão de verificação.

the systemverilog dpi allows interaction with c functions.

O DPI do SystemVerilog permite a interação com funções C.

the synthesis tool supports systemverilog constructs.

A ferramenta de síntese suporta construções SystemVerilog.

systemverilog enum types improve code readability.

Os tipos enum do SystemVerilog melhoram a legibilidade do código.

the systemverilog always_ff block ensures proper flip-flop inference.

O bloco always_ff do SystemVerilog garante a inferência correta do flip-flop.

Popular Words

Explore frequently searched vocabulary

Download App to Unlock Full Content

Want to learn vocabulary more efficiently? Download the DictoGo app and enjoy more vocabulary memorization and review features!

Download DictoGo Now