systemverilog

[US]/ˌsɪstəmˈvɜːrɪlɒɡ/
[UK]/ˌsɪstəmˈvɛrɪlɔːɡ/
Frequency: Very High

Translation

n. Un linguaggio unificato per la descrizione e la verifica del hardware che estende il Verilog IEEE 1364.

Phrases & Collocations

systemverilog code

codice SystemVerilog

systemverilog design

progetto SystemVerilog

systemverilog module

modulo SystemVerilog

systemverilog testbench

bench di test SystemVerilog

systemverilog verification

verifica SystemVerilog

systemverilog interface

interfaccia SystemVerilog

systemverilog task

task SystemVerilog

systemverilog function

funzione SystemVerilog

systemverilog package

pacchetto SystemVerilog

systemverilog constraint

vincolo SystemVerilog

Example Sentences

the systemverilog syntax supports advanced data types.

La sintassi SystemVerilog supporta tipi di dati avanzati.

i wrote a comprehensive systemverilog testbench for the design.

Ho scritto un testbench SystemVerilog completo per il design.

the systemverilog simulation ran successfully on the server.

La simulazione SystemVerilog è stata eseguita con successo sul server.

we instantiated the systemverilog module in the top-level design.

Abbiamo istanziato il modulo SystemVerilog nel design a livello superiore.

the systemverilog interface simplifies the communication between blocks.

L'interfaccia SystemVerilog semplifica la comunicazione tra i blocchi.

systemverilog assertions helped catch the timing violation.

Le asserzioni SystemVerilog hanno aiutato a rilevare la violazione del timing.

the systemverilog class encapsulates the transaction logic.

La classe SystemVerilog incapsula la logica delle transazioni.

systemverilog uvm provides a standard verification methodology.

SystemVerilog UVM fornisce una metodologia standard di verifica.

the systemverilog dpi allows interaction with c functions.

Il DPI SystemVerilog consente l'interazione con le funzioni C.

the synthesis tool supports systemverilog constructs.

L'attrezzo di sintesi supporta le costruzioni SystemVerilog.

systemverilog enum types improve code readability.

I tipi enum di SystemVerilog migliorano la leggibilità del codice.

the systemverilog always_ff block ensures proper flip-flop inference.

Il blocco always_ff di SystemVerilog garantisce un'inferenza corretta dei flip-flop.

Popular Words

Explore frequently searched vocabulary

Download App to Unlock Full Content

Want to learn vocabulary more efficiently? Download the DictoGo app and enjoy more vocabulary memorization and review features!

Download DictoGo Now