systemverilog

[US]/ˌsɪstəmˈvɜːrɪlɒɡ/
[UK]/ˌsɪstəmˈvɛrɪlɔːɡ/
Frequency: Very High

Translation

n.Een geïntegreerde hardwarebeschrijvings- en verificatietaal die IEEE 1364 Verilog uitbreidt.

Phrases & Collocations

systemverilog code

SystemVerilog code

systemverilog design

SystemVerilog ontwerp

systemverilog module

SystemVerilog module

systemverilog testbench

SystemVerilog testbench

systemverilog verification

SystemVerilog verificatie

systemverilog interface

SystemVerilog interface

systemverilog task

SystemVerilog taak

systemverilog function

SystemVerilog functie

systemverilog package

SystemVerilog pakket

systemverilog constraint

SystemVerilog beperking

Example Sentences

the systemverilog syntax supports advanced data types.

De SystemVerilog-syntaxis ondersteunt geavanceerde gegeurstypen.

i wrote a comprehensive systemverilog testbench for the design.

Ik schreef een uitgebreid SystemVerilog-testplatform voor het ontwerp.

the systemverilog simulation ran successfully on the server.

De SystemVerilog-simulatie liep succesvol op de server.

we instantiated the systemverilog module in the top-level design.

We instantieerden het SystemVerilog-moduul in het hoogste niveau van het ontwerp.

the systemverilog interface simplifies the communication between blocks.

De SystemVerilog-interface vereenvoudigt de communicatie tussen blokken.

systemverilog assertions helped catch the timing violation.

SystemVerilog-asserties hebben geholpen om de tijdsvertraging te detecteren.

the systemverilog class encapsulates the transaction logic.

De SystemVerilog-klasse verpakt de transactielogica.

systemverilog uvm provides a standard verification methodology.

SystemVerilog UVM biedt een standaard verificatiemethode.

the systemverilog dpi allows interaction with c functions.

De SystemVerilog DPI stelt interactie met C-functies mogelijk.

the synthesis tool supports systemverilog constructs.

De synthese-tool ondersteunt SystemVerilog-constructies.

systemverilog enum types improve code readability.

SystemVerilog enum-types verbeteren de leesbaarheid van de code.

the systemverilog always_ff block ensures proper flip-flop inference.

De SystemVerilog always_ff-blok zorgt voor correcte flip-flop-inferentie.

Popular Words

Explore frequently searched vocabulary

Download App to Unlock Full Content

Want to learn vocabulary more efficiently? Download the DictoGo app and enjoy more vocabulary memorization and review features!

Download DictoGo Now